从现在起，联华电子0.13微米工艺将提供此项可驱动纳米设计的方案，包含有：
经过硅验证的LEON2 SPARC处理器的测试芯片；
经过制程最佳化的低功率设计单元数据库(Libraries)；
低功率制程参数档(Technology files)；
整合了Cadence与Mentor最新芯片设计工具的RTL-to-GDSII设计参考流程。
“随着设计微缩至更小的工艺技术，对于系统级芯片设计公司而言，漏电与其它功耗问题形成了更艰困的挑战，”联华电子知识产权研发及设计支持部部长刘康懋表示：“为了要有效地解决这些问题，芯片设计公司需要得到完整解决方案的支持，在设计过程中有效率的全程指引与协助。藉由提供此项全方位的方案，我们提供了可帮助客户快速并成功地将低功率芯片上市的关键资源。”
此项参考设计方案较传统的晶圆专工参考流程涵盖更为广泛，包括了许多其它可协同运作，并且经过硅验证的资源。低功率系统单芯片的设计公司在开发其系统单芯片设计时，可以参考包含LEON2处理器在内的测试芯片——32位处理器的开放原始码可合成VHDL模型。此芯片设计具有高可配置性与扩展性，使客户得以接上外加的数字或、与模拟混合信号(AMS)硬硅知识产权(Hard IP)区块，堪为客户评估相关设计时的适合选择。
